|
|
|
|
Catégorie : Test & Mesure 06/03/2007
JTAG : séminaire gratuit IEEE-1149.X - BOUNDARY-SCAN
Relever les défis DFT au niveau composant, carte et système - Date : Mercredi 21 Mars 2007 Lieu : Grenoble - Hôtel Europole
|
Formulaire d'invitaion
|
JTAG nous informe de la tenue d'un séminaire gratuit sur le thème de Boundary-Scan DFT (Design For Test).
Les participants apprenderons comment une stratégie Boundary-Scan DFT (Design For Test) peut permettre d’optimiser la couverture des tests et la résolution des diagnostics face à la complexité des cartes et architectures système à signaux numériques ou mixtes.
Documents fournis:
- Classeur support de présentation
- Copie de l’édition, «Opportunité des tests Boudary-Scan » version française.
- Copie de l’édition, « testabilité intégrée à la conception de carte » version française.
- Copie de l’édition, « testabilité intégrée à la conception de système » version française.
Contenu du séminaire :
Présentations par :
Mr. Victor Fernandes - JTAG Technologies
Mr. Claude Ammeller - Siren
- Principes de base IEEE 1149.X (Boundary Scan)
- Implanter le Boundary-Scan au niveau carte (règles DFT - Design For Test)
- Technique Boundary-Scan au niveau système
- Cas concret d’intégration Boundary-Scan dans un testeur fonctionnel (Test et Programmation)
- Stratégie d’intégration Boundary-Scan dans les testeurs In Situ et à sondes mobiles
- Démonstration nouvelles solutions de test et programmation ProVision de JTAG Technologies.
Pour plus d'informations, rendez-vous sur le site : JTAG
|
|
TEMCOM
Test, Mesure & Radiocom
Conseils, Formations, Traductions
|
|